Pc-Boost.com : le site de l'actualité informatique, de l'overclocking et de l'optimisation hardware !
Pseudo : Mot de passe :
S'enregistrer

L'avenir interconnecté d'Intel: combiner Chiplets, EMIB et Foveros


intel_mini.JPG

L'avenir interconnecté d'Intel : combiner Chiplets, EMIB et Foveros.

2018_12_11_10_mini.JPG

Alors que Intel travaille sur la bonne voie, il consacre tout autant de temps et d’efforts à la recherche et au développement du reste de la puce. Intel repousse les limites des nouvelles technologies avec ses prochains produits graphiques de haut niveau.

Aperçu de la stratégie d'Intel sur les cartouches et l'emballage

Nagisetty, directeur d’Intel pour l’intégration des processus et des produits, présente la stratégie d’Intel en matière de chiplets et de technologies d’emballage. Ramune a passé plus de 20 ans chez Intel, notamment dans les domaines de la stratégie technique et des technologies vestimentaires d’Intel Labs, et plus récemment en tant que stratégie d’intégration de produits par Intel. Ramune dit que c'est dans la nature du chiplet ou de l'emballage en soi, plutôt que dans les technologies spécifiques dans lesquelles il entre, et c'est une discussion enrichissante.

0_575px_mini.JPG

L’histoire autour des puces va être une pierre angulaire du marché des semi-conducteurs pour la prochaine génération, étant capable de fournir un plus petit silicium pour des tâches spécifiques et de les relier ensemble. La gamme de produits Stratix 10 FPGA et l’avenir d’Intel Agilex, ainsi que des produits grand public tels que Kaby Lake G avec son chiplet HBM pour une mémoire rapide à grande vitesse. Comment intégrer ses propres chiplets à l'entreprise? L'art de connecter des chiplets, cependant, est tout dans l'emballage. Intel a plusieurs technologies qui l'utilisent.

EMIB, Foveros, Interposers: connectez les données

Intel's Embedded Le pont d'interconnexion 'EMIB' est un sujet de discussion depuis deux ans maintenant. Certaines conceptions de puces haute performance nécessitant des liaisons à bande passante élevée comportant beaucoup plus de traces que les emballages de puces organiques traditionnelles, il est nécessaire de recourir à des moyens plus exotiques pour créer ces connexions denses. La solution «force brute» est ici un intercalaire en silicium, qui est en place uniquement à des fins de routage.

Cependant, avec EMIB, plutôt que d’utiliser un intercalaire en silicium complet, Intel équipe un substrat d’une simple connexion de silicium intégrée, permettant ainsi à une puce hôte et à un chiplet secondaire de se connecter avec une bande passante élevée et des distances faibles. Cette technologie est actuellement intégrée aux FPGA d'Intel, connectant le FPGA à la mémoire, à un émetteur-récepteur ou à une adresse IP tierce, ou à Kaby Lake-G, permettant de connecter le processeur graphique Radeon à une mémoire haute bande passante intégrée.

Intel a donc utilisé des intercalaires complets dans ses produits FPGA, en l’utilisant comme moyen plus simple et plus rapide de connecter un grand FPGA à une mémoire à bande passante élevée. Intel a déclaré que, si les grands interposeurs sont une solution miracle, la société pense que les conceptions EMIB sont beaucoup moins chères que les grands interposeurs et offrent une meilleure intégrité du signal pour permettre une bande passante supérieure. HBM est excessif sur un intercalaire et est mieux utilisé via EMIB.

Grâce à l’utilisation de TSV (via des traversées en silicium, via une connexion verticale de puce à puce), Intel est en mesure de fabriquer l’IO, le et la LLC / DRAM intégrée en tant que composant séparé et connectez-les ensemble. Dans ce cas, Intel considère que l'IO est le sommet de la pile, en quelque sorte un "interposeur actif", capable de gérer le routage des données entre celui-ci. En fin de compte, les grands défis d’une multistratégie viennent avec ses contraintes thermiques (jusqu’à présent, Intel a démontré une solution à cœur 1 + 4 dans un boîtier 12x12mm, appelé Lakefield), ainsi que le célèbre TSV. connexions.

Discuter de stratégie: l'approche d'ingénierie d'Intel

Intel s’engage actuellement dans sa stratégie de puce avec les FPGA, apportant d’autres aspects de la technologie d’Intel à la plate-forme (telle que l’IA) et développant des fonctionnalités telles que EMIB. Ramune a clairement indiqué que s’ils utilisent leur propre adresse IP tierce avec le FPGA, ils voudront peut-être fournir eux-mêmes l’EMIB compatible avec l’activité de fonderie d’Intel. Intel. Alors qu'Intel a proposé des normes de connectivité au marché ouvert, la technologie EMIB spécifique utilisée par Intel est désignée comme une différenciation de produit. Les clients souhaitent donc communiquer avec Intel afin de voir leur IP dans le produit packagé.

Intel s’engage actuellement dans sa stratégie de puce avec les FPGA, apportant d’autres aspects de la technologie d’Intel à la plate-forme (telle que l’IA) et développant des fonctionnalités telles que EMIB. Ramune a clairement indiqué que s’ils utilisent leur propre adresse IP tierce avec le FPGA, ils voudront peut-être fournir eux-mêmes l’EMIB compatible avec l’activité de fonderie d’Intel. Intel. Alors qu'Intel a proposé des normes de connectivité au marché ouvert, la technologie EMIB spécifique utilisée par Intel est désignée comme une différenciation de produit. Les clients souhaitent donc communiquer avec Intel afin de voir leur IP dans le produit packagé.

agilex_schematic_newsbyte_1x1_575px_mini.png

En ce qui concerne la technologie d'empilage de puces telle que Foveros, Ramune a rappelé certains des domaines clés de la technologie sur lesquels on travaille, ainsi que la taille et l'efficacité de l'empilage. Ceux qui sont requis sont ceux dont l’existence est connue. Certains des processus de développement antérieurs d'Intel doivent être ajustés pour inclure la technologie, les Foveros et les produits tels que Lakefield, ainsi que d'autres produits dans le futur. Ramone a fait valoir qu'Intel ne s'était pas considéré dans les méthodes de refroidissement avancées pour les puces de type Foveros, mais espérait travailler dans ce domaine au cours des prochaines années, en interne ou en externe.

Lors des discussions sur les produits à venir, un commentaire critique a été soulevé lors de notre conversation. Cela avait peut-être été de retour lors de la journée de l'architecture d'Intel en décembre dernier, mais il a répété qu'Intel souhaitait intégrer à la fois EMIB et Foveros dans ses conceptions pour les futures technologies graphiques. Intel se penche sur les technologies multi-graphiques, comme on pourrait l’imaginer, sans plus aucun commentaire sur l’échelle, les performances thermiques, l’intégration d’interconnexions, etc. Intel utilise déjà à la fois EMIB et Foveros dans les graphismes: Kaby G utilise EMIB et Lakefield intègre un graphisme Gen11 sur Foveros. Cependant, il s’agit de deux produits distincts et de ce que nous pouvons retenir de la conversation.

2018_12_11_10_mini.JPG

Cela pourrait prendre de nombreuses formes différentes. Une puce de contrôle centrale connectée par EMIB pour calculer les puces, utilisant Foveros pour augmenter la quantité de mémoire cache embarquée de chacune des puces de contrôle. Les puces de calcul pourraient être chaînées par EMIB. La puce de contrôle peut nécessiter un référentiel de DRAM central, soit par Foveros, soit via EMIB. Ces technologies sont comme Lego - construire un vaisseau spatial, une grande roue ou un GPU.

La scission de GPU en chiplets n’est pas une idée nouvelle dans le domaine des idées, mais c’est un concept difficile à concevoir. GPU est la bande passante - l'autre est la latence. 16,67 millisecondes, ce qui permet un taux de rafraîchissement de 60 Hz. Les joueurs dépendent fortement des taux de rafraîchissement rapides et des taux de trame élevés de leurs graphiques. Avec un module multipuce, le fabricant doit s'en occuper le design? La mémoire est-elle directement empilée ou existe-t-il une connexion intra-paquet ? Avec différents domaines de mémoire, les données peuvent-elles conserver leur simultanéité grâce aux opérations mathématiques ? Existe-t-il une direction centrale qui, ou chacun des calculateurs, gère son propre schéma de minutage ? Quelle part de la conception par chiplet provient d'unités de connectivité par rapport à des unités de calcul ?

En fin de compte, ce type de conception ne sera gagnant que s'il peut concurrencer sur au moins deux fronts de la triade performances, coûts ou puissance. Nous savons déjà que plusieurs environnements nécessitent généralement un budget de puissance plus élevé qu'une conception monolithique en raison de la connectivité supplémentaire, comme le montrent les options multi-UC disponibles sur le marché. Les chiplets devront donc tirer parti des nœuds de processus plus petits afin pour éliminer ce déficit. Heureusement, les petits chiplets sont plus faciles à fabriquer sur de petits nœuds de processus, ce qui en fait une économie potentielle par rapport aux grandes conceptions monolithiques. Les performances veulent dépendre de l'architecture, tant pour le calcul brut que pour l'interconnexion entre les puces.

mgpu_575px_mini.png

Nous avons plusieurs articles de recherche sur le concept de solution multi-graphique, ainsi que celui de NVIDIA. Étant donné qu’il s’agit d’une plate-forme informatique, nous pourrions nous attendre à une solution multi-solutions.

L’autre élément de notre discussion est la réaffirmation de commentaires. Murthy Renduchintala, directeur technique d'Intel et président du groupe Technologie, Systèmes, Architecture et Clients du groupe. Ramune a déclaré que la technologie de chiplet et les technologies d'emballage sont conçues pour fonctionner de manière asynchrone par rapport aux processus de fabrication actuels d'Intel. Au final, l’objectif ici est d’appliquer les technologies au processus actuellement disponible, plutôt que de fixer le développement et le développement à une stratégie à un seul nœud. Le développement d'Intel en 10 nm a progressé, cette désagrégation de produit et de technologie est sur le point de devenir une étape importante pour l'avenir d'Intel.

Ce que nous savons sur la gamme de processeurs graphiques Xe d'Intel

Intel a déjà annoncé qu'après le lancement de la carte graphique Gen11, qui sera présentée dans ses futurs processeurs grand public Ice Lake couplés à la microarchitecture de Sunny Cove, ses produits graphiques Xe arriveraient sur le marché. Xe souhaite intégrer les graphiques intégrés à l’accélération des ordinateurs d’entreprise, en couvrant également les marchés grand public des graphiques et des jeux.

2018_12_11_14_mini.JPG

Intel avait déclaré à l'époque que la gamme Xe voulait être construite sur deux architectures différentes, l'une s'appelait Arctic Sound, et l'autre n'avait pas encore été rendue publique. L'objectif est de créer une plate-forme pour Xe le matériel, les logiciels, les pilotes, la plate-forme et les API, le tout dans une seule mission, qu'Intel appelle «The Odyssey». L'introduction des technologies EMIB et Foveros dans le cadre de la stratégie Xe semble faire partie intégrante du plan d'Intel et elle souhaite devenir intéressante.

Au-delà des technologies de base d'Intel

La récente avancée d'Intel dans la technologie graphique est bien connue. Raja Koduri d'AMD, Jim Keller de Tesla, Chris Hook d'AMD et le responsable marketing GPU d'AMD pour aider à développer ses offres graphiques discrètes. Même si quelques personnes au bureau recrutent en masse, recrutent le directeur des communications d'entreprise de GlobalFoundries pour l'assister dans ses processus de fabrication et de divulgation des technologies d'emballage. Sommet technologique d’Intel en décembre, et une gamme de produits d’entreprise autres que que les processeurs lors du récent événement de lancement de Data Centric de la société. Alors qu'Intel développe à la fois sa stratégie de puce et ses implémentations d'empaquetage, nous devons nous attendre à ce que l'expertise soit acquise grâce au portefeuille de produits d'Intel. Lakefield en est un exemple clé, offrant les fonctionnalités Core, Atom et Gen11 dans une puce minuscule et moins de 7 W pour les périphériques de faible encombrement.

2018_12_11_17_mini.JPG
(Lakefield, construit avec Foveros)

Un grand merci à Ramune Nagisetty et à son équipe pour l’appel de la semaine dernière, ainsi que quelques informations sur une partie d’Intel. Je suis heureux que Intel commence à s’ouvrir sur de nouveaux domaines comme celui-ci et espère que cela continuera à l’avenir.

ANANTECH





News


News postée par : Conrad56
Date : 22/04/19 à 11h07
Catégorie : Hardware divers
Nombre d'affichages : 396
Source de la news : ANANDTECH
Nombre de commentaires : 0 > Poster un commentaire

Poster votre commentaire

Vous devez être enregistré et connecté sur Pc-Boost pour poster un commentaire.

Vous pouvez tout de même poster via Facebook.

Les commentaires postés sur cette news